通常，臺面蝕刻端接 （MET） 用于電隔離 GaN 半導體器件。然而，這會導致相對尖銳的拐角，電場往往會擁擠，導致過早擊穿。MET-MOS全垂直MOSFET的擊穿電壓約為650V。

功率氮化鎵器件正在與碳化硅 （SiC） 晶體管競爭。雖然 GaN 在 100–650V 級別具有良好的性能，但 SiC 往往在?1200V?應用中受到商業青睞。在低成本硅基板上的器件中實現?1200V?可能會使商業平衡向 GaN 傾斜。

全垂直晶體管（圖1）是使用帶有埋入p-GaN層的GaN/硅金屬有機化學氣相沉積（MOCVD）外延材料制造的。

研究人員評論道：“由AlGaN/AlN多層組成的導電緩沖層可實現完全垂直的電流路徑，同時無需復雜的基板工程過程即可實現完全垂直配置。

該緩沖器還提供壓應力，補償高溫MOCVD后冷卻過程中可能積聚的上覆GaN層中的拉應力。這種拉應力會導致裂紋而沒有補償。研究人員使用 X 射線分析估計螺紋位錯密度為 3.0x108/厘米2.陰極發光的相應估計值為 1.4x108/厘米2.

首先蝕刻了大門溝。通過熱退火活化對氮化鎵。研究人員還通過四甲基氫氧化銨 （TMAH） 處理修復了澆口溝槽干蝕損壞。

F離子注入以三種能量（和劑量）進行：240keV（4x1014）、140keV（2x1014）和80keV（1.2×1014/厘米2），分別。

原子層沉積（ALD）二氧化硅（SiO2）用作柵極電介質。源接觸窗口通過反應離子蝕刻打開。源金屬和柵極金屬均為鉻/金。漏極觸點由低電阻率硅襯底組成。研究人員還制造了一種采用常規 MET 工藝的設備以進行比較。

FIT-MOS在正閾值電壓（VTH） 的 3.3V。開/關電流比為10階7.導通電流密度為8kA/cm2.比導通電阻 （R開，sp）為5.6mΩ-cm2，被描述為“相對較低”。

擊穿電壓 （BV） 為 1277V，而比較 MET-MOS 為 567V（圖 2）。該團隊評論道：“FIT-MOS在低電壓下表現出更大的關斷態電流密度DS由于與 FIT 結構相關的額外垂直泄漏路徑，因此比 MET-MOS 的泄漏路徑更重要。

研究人員還認為，F離子可以通過Ga空位擴散，隨后從晶體管材料中逸出，從而對熱穩定性產生負面影響。該團隊寫道：“采用優化的植入后退火工藝可以有效降低關斷狀態漏電流密度，并提高 FIT-MOS 的熱可靠性。

研究人員的模擬表明，FIT 結構減少了電場擁擠，例如發生在 MET-MOS 晶體管中臺面角處的情況。FIT 模擬確實顯示了閘門溝附近的擁擠。這可以通過柵極屏蔽來改善。

圖 3：（a） R 的基準開，sp與 BV 相比，以及 （b） 漂移層厚度 （T漂移）與BV相比，用于硅、藍寶石（Sap）和GaN襯底上已報道的GaN垂直溝槽MOSFET的完全垂直FIT-MOS。

研究人員還比較了 R開，sp、BV和漂移層厚度（T漂移）其 FIT 器件相對于先前報道的垂直 GaN 晶體管的性能（圖 3）。將擊穿和導通電阻相結合，BV2/R開，spBaliga 品質因數 （BFOM） 給出的值為 291MW/cm2，與在更昂貴的天然 GaN 襯底上制造的器件的價值相當。同時，與如此昂貴的 GaN/GaN 晶體管（7μm，而 1200V BV 超過 10μm）相比，FIT-MOS 具有更薄的漂移層，具有類似的 BV 性能。